№ 4 DOI: 10.17213/0321-2653-2016-4-11-17 ОТКАЗОУСТОЙЧИВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ПЛИС FAULT TOLERANT LUT FPGA 2016 г. С.Ф. Тюрин, А.С. Прохоров Тюрин Сергей Феофентович – д-р техн. наук, профессор, кафедра «Автоматика и телемеханика», Пермский национальный исследовательский политехнический университет, г. Пермь, Россия. <...> Е-mail: npoxop007@yandex.ru Tyurin Sergey Feofentovich – Doctor of Technical Sciences, professor, department «Automation and Telemechanics», Perm National Research Polytechnic University, Perm, Russia. <...> Е-mail: tyurinsergfeo@yandex.ru Prokhorov Andrey Sergeevich – post-graduate student, department «Automation and Telemechanics», Perm National Research Polytechnic University, Perm, Russia. <...> Е-mail: npoxop007@yandex.ru Рассматриваются отказоустойчивые логические элементы для высоконадёжных, радиационностойких ПЛИС типа FPGA. <...> Предлагаемые элементы обладают способностью сохранения исходной функции при отказах двух и трёх транзисторов в каждой транзисторной структуре. <...> Анализируется сложность логических элементов с предложенными транзисторными структурами, которые парируют отказы (сбои) трёх любых транзисторов. <...> Производится сравнение по вероятности безотказной работы с троированными структурами ЛЭ ПЛИС FPGA. <...> Ключевые слова: логический элемент; ПЛИС типа FPGA; LUT; транзистор; избыточность; вероятность безотказной работы; троирование; расчетверение; девятикратная избыточность; шестнадцатикратная избыточность. <...> Proposed elements have the ability to maintain the original function in case of failure of two or three transistors in each transistor structure. <...> We analyze the complexity of the proposed elements with the elements, retorts failure of one transistor in each transistor structure. <...> Keywords: FPGA; logic functions; logic element; Fault-tolerant Look Up Table FPGA - FTLUT; radiation resistance; transistor; redundancy; reliabilities; triple redundancy; quadrupling. <...> Введение Согласно законам проектирования Мида и Конвей [1], при проектировании БИС не допускается более четырех транзисторов в последовательной цепочке. <...> Это же ограничение соблюдается в логических элементах базовых матричных кристаллов [2 – 6], использующих КМДП транзисторы. <...> Логический элемент – ячейка LUT (Look Up Table) ПЛИС FPGA [7, 8] реализует любую функцию <...>