124 проектирование схемотехника Были заданы следующие параметры настроек процессов синтеза и реализации списка цепей в кристалле: 1. <...> Map Properties -> Extra Effort -> Continue on Impossible, 12. <...> Map Properties -> Starter Placer Cost Table -> 1, 13. <...> P&R Properties -> Starter Placer Cost Table -> 1. <...> После выполнения процессов синтеза и реализации получены результаты: Design Summary: Number of errors: Number of warnings: Logic Utilization: Number of Slice Flip Flops: Number of 4 input LUTs: Logic Distribution: Number of occupied Slices: 0 0 27 out of 107 out of Number of Slices containing only related logic: 63 out of Number of Slices containing unrelated logic: 63 out of 0 out of 107 out of 11 out of 5 1 out of 1,536 1,536 768 63 63 *See NOTES below for an explanation of the effects of unrelated logic. <...> This may be due to a setup or hold violation. <...> Constraint TS_CLK = PERIOD TIMEGRP “CLK” 6 ns HIGH 50% TIMEGRP “N_GNTX” OFFSET = OUT 5 ns AFTER COMP “CLK” TIMEGRP “S_BUS” OFFSET = OUT 12 ns AFTER COMP “CLK” COMP “GNT_EN” OFFSET = IN 5 ns VALID 6 ns BEFORE COMP “CLK” “RISING” All constraints were met. <...> Как видно из отчета САПР Xilinx ISE DS, реализованная в дешевой и медленной ПЛИС тестовая система с двумя трехвходовыми арбитрами, соединенными каскадом, может работать на частоте 166,7 МГц. <...> Это свидетельствует о высокой оптимизации моделей на RTL-уровне проектирования. n Литература 1. <...> Синтезируемая модель арбитра доступа к среде передачи данных // Компоненты и технологии. <...> Масштабируемая модель арбитра доступа к разделяемым ресурсам на основе коммутатора с последовательным опросом входов // Компоненты и технологии. <...> № 6. новости отладочные средства Отладочные комплекты Curiosity для разных <...>