Начало в № 8’2016 Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения в объеме микросхем программируемой логики. <...> Часть 2 Николай БОРИСЕНКО fpga-mechanic@rambler.ru Мы продолжаем знакомство с универсальными моделями блоков памяти с организацией FIFO, синтезируемыми в базисах элементов преобладающего большинства семейств ПЛИС различных производителей. <...> Представленные модели унифицированы по интерфейсам для портов записи и считывания данных. <...> Приведены конфигурации синхронных блоков FIFO, имеющих различную информационную емкость и внутреннюю структуру, представляющие интерес с позиций масштабируемости и взаимозаменяемости. данных этих моделей имел несимметричную параллельно-последовательную топологию соединения регистров, показанную на рис. <...> В буферах, емкость которых кратна степени числа 2, можно успешно применить параллельную топологию тракта данных с мультиплексируемым выходом (рис. <...> Различия параллельно-последовательной В и параллельной топологии тракта данных буфера FIFO наглядно демонстрирует рис. <...> Базовым преимуществом первой топологии является регистровый выход, благодаря чему выходная задержка чтения данных отпервой части статьи были рассмотрены две модели буферов FIFO с регистром на выходе шины данных чтения. <...> Присутствие комбинационной цепи на выходе значительно увеличивает выходную задержку по чтению данных. <...> Тем не менее у параллельной топологии также есть немаловажные преимущества. <...> Первое — масштабируемость блока памяти (тракта данных) буфера FIFO. <...> Рассмотрим тракт данных для параллельной топологии буфера FIFO с глубиной записи 4 слова. <...> К цепи чтения относятся только выходной мультиплексор, его управляющий сигнал RD_ADR и выход данных R_DATA, остальная часть схемы относится к цепям записи. <...> Топология тракта данных буфера FIFO: а) параллельно-последовательная; б) параллельная данных представляет собой блок синхронной статической памяти <...>