Национальный цифровой ресурс Руконт - межотраслевая электронная библиотека (ЭБС) на базе технологии Контекстум (всего произведений: 635051)
Контекстум
Руконтекст антиплагиат система

Организация суперскалярных процессоров (160,00 руб.)

0   0
Первый авторПопов А. Ю.
ИздательствоМ.: Изд-во МГТУ им. Н.Э. Баумана
Страниц60
ID287674
АннотацияРассмотрена архитектура современных суперскалярных процессоров. Приведены сведения, поясняющие состав и назначение входящих в процессоры подсистем. На примере микроархитектуры Intel P6 дано подробное функциональное описание каждой подсистемы. Приведены функциональные описания современных суперскалярных процессоров фирм Intel, AMD, IBM, Sun, MIPS.
Кем рекомендованоНаучно-методическим советом МГТУ им. Н.Э. Баумана в качестве учебного пособия
Кому рекомендованоДля студентов 4-го курса, обучающихся по специальности «Вычислительные машины, комплексы, системы и сети».
ISBN---
УДК004.318
ББК32.973.26-02
Попов, А.Ю. Организация суперскалярных процессоров : учеб. пособие по курсу «Организация ЭВМ» / А.Ю. Попов .— Москва : Изд-во МГТУ им. Н.Э. Баумана, 2011 .— 60 с. — URL: https://rucont.ru/efd/287674 (дата обращения: 05.05.2024)

Предпросмотр (выдержки из произведения)

Попов Организация суперскалярных процессоров Рекомендовано Научно-методическим советом МГТУ им. <...> П58 Организация суперскалярных процессоров : учеб. пособие по курсу «Организация ЭВМ» / А.Ю.Попов. <...> Приведены функциональные описания современных суперскалярных процессоров фирм Intel, AMD, IBM, Sun, MIPS. <...> Архитектура современных процессоров С момента появления в 1971 г. первого микропроцессора архитектура ЭВМ претерпела существенные изменения. <...> Сокращение технологических норм позволило разместить на одном кристалле большое число исполнительных устройств: целочисленных арифметико-логических устройств, устройств выполнения операций над числами с плавающей запятой, устройств векторных вычислений и др. <...> Для их эффективного использования потребовалась реализация принципов конвейеризации вычислительного процесса и суперскалярной обработки. <...> Так, цикл команды можно разделить на шесть последовательных стадий: выборку команды, декодирование, вычисление адресов операндов, выборку операндов, исполнение команды и запись результатов. <...> После получения команды из подсистемы памяти процессор приступает к ее декодированию, т. е. к преобразованию кода операции в код одного или нескольких последовательных управляющих действий, называемых микрокомандами. <...> Если для исполнения команды необходимо также получить операнды из памяти, то одна из микрокоманд управляет извлечением адресов операндов из команды и преобразованием их в адреса физической памяти. <...> При использовании виртуальной памяти вычисление адреса операнда может занять у микропроцессора длительное время. <...> Сразу же после получения всех предусмотренных в команде операндов, микропроцессор начинает исполнять команду в соответствии с управляющими сигналами, задаваемыми микрокомандой исполнения. <...> Для более полного использования аппаратных ресурсов процессора и соответственно увеличения их производительности используются конвейеры с б´ ольшим количеством <...>
Организация_суперскалярных_процессов.pdf
УДК 681.3.06 ББК 22.18 П58 Рецензенты: О.М.Брехов, Д.А.Ибрагимов Попов А.Ю. П58 Организация суперскалярных процессоров : учеб. пособие по курсу «Организация ЭВМ» / А.Ю.Попов.—М. : Изд-во МГТУ им. Н.Э.Баумана, 2011.—57, [3] с. : ил. Рассмотрена архитектура современных суперскалярных процессоров. Приведены сведения, поясняющие состав и назначение входящих в процессоры подсистем. На примере микроархитектуры Intel P6 дано подробное функциональное описание каждой подсистемы. Приведены функциональные описания современных суперскалярных процессоров фирм Intel, AMD, IBM, Sun, MIPS. Для студентов 4-го курса, обучающихся по специальности «Вычислительные машины, комплексы, системы и сети». УДК 681.3.06 ББК 22.18 - МГТУ им. Н.Э.Баумана, 2011 c
Стр.2
Оглавление 1. Принципы построения суперскалярных процессоров . . . . . . . . 3 1.1. Архитектура современных процессоров . . . . . . . . . . . . . . . . . . 3 1.2. Подсистема загрузки и сохранения . . . . . . . . . . . . . . . . . . . . . . 10 1.3. Адресная подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 1.4. Подсистемы декодирования, переупорядочивания и диспетчеризации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.5. Подсистема исполнения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 2. Микроархитектура современных суперскалярных процессоров . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 2.1. Особенности микроархитектуры процессоров NetBurst . . . . . 38 2.2. Микроархитектура процессоров AMD64 . . . . . . . . . . . . . . . . . . 41 2.3. Микроархитектура суперскалярных процессоров IBM POWER4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 2.4. Микроархитектура суперскалярных процессоров Sun UltraSPARC III . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 2.5. Архитектура синтезируемых суперскалярных процессорных ядер MIPS32 74K . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 Заключение . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 Литература . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Стр.58